这里充满活力……在我们全球的任何一个办公地点，您都能感受到这种活力。这种活力源于我们对工作、对团队、对成果、对客户的热情。莱迪思是一个由工程师、设计师和制造运营专家组成的全球性团队，并与世界一流的销售、市场和支持团队携手合作，共同开发可编程逻辑解决方案，改变行业格局。我们专注于研发、产品创新和客户服务，为此，我们全身心投入，并保持着敏锐的竞争意识。如果您能够在快节奏、注重结果的环境中蓬勃发展，如果您渴望在“团队至上”的组织中取得个人成功，如果您相信自己能够在既严格又充满合作精神的氛围中做出贡献并取得成功，那么莱迪思或许正是您梦寐以求的。
莱迪思半导体正在招聘一名设计验证工程师加入研发部门。该职位将为您提供加入充满活力团队的机会，并为您提供充足的贡献、学习和成长机会。
职责与技能
根据设计规范制定并审查测试计划
为复杂的 DUT 开发约束随机验证环境
使用覆盖点和断言实现覆盖率指标
为 DUT 创建和调试测试
与远程设计师一起解决错误
–
要求：
深入了解从测试计划到覆盖完成的验证过程
良好的沟通和分析能力
了解 HDL（Verilog、 SystemVerilog ）
具有 FPGA 设计经验者优先
编程技能（例如： C/C++、Perl、TCL 或 Python）。
以下技术领域的经验是额外的优势：高速 SERDES 协议（ PCIe 、以太网、CPRI 或 JESD204B/C、USB）、内存（DRAM、SRAM、Flash、DMA）、互连（AMBA AXI、AHB、APB）、外设（SPI、I2C 或 I3C）
教育和经验：
电子或计算机工程学士/硕士/博士学位，至少 5 年 SystemVerilog/UVM 经验
独立且积极主动，能够在动态环境和不确定性下执行
莱迪思深知员工是公司最宝贵的资产，也是在竞争激烈的全球行业中取得成功的驱动力。莱迪思始终致力于提供全面的薪酬和福利计划，以吸引、留住、激励、奖励和表彰业内最优秀的员工。
